Pentingnya advanced packaging alias pengemasan tingkat lanjut untuk terus mendorong kemajuan komputasi ditegaskan oleh Intel secara daring belum lama ini kepada InfoKomputer dan sejumlah media lain. Advanced packaging yang disebutkan Intel menggabungkan beberapa die dalam satu paket alias kemasan diklaim diperlukan antara lain untuk mendapatkan performa, biaya, dan scaling yang lebih baik dibandingkan cara konvensional — packaging konvensional — yang bisa dibilang meletakkan satu atau dua die dalam satu paket. Intel pun membagikan advanced packaging untuk prosesor yang ditawarkannya saat ini dan yang ditargetkan akan ditawarkannya pada masa depan.
Packaging — dalam hal ini kemasan — merupakan antarmuka kunci antara die dan sistem. Sehubungan prosesor, packaging adalah antarmuka fisik antara prosesor dengan mainboard. Belakangan terjadi pergeseran dari packaging — dalam hal ini pengemasan — yang meletakkan satu atau dua die dalam satu paket ke packaging yang meletakkan beberapa die dalam satu paket. Khusus Intel, belum lama ini Intel meluncurkan Intel Xeon Scalable Generasi ke-4 dengan codename Intel Sapphire Rapids. Seperti yang InfoKomputer sampaikan di sini, sebagian Intel Xeon Scalable Generasi ke-4 menggunakan beberapa die yang digabungkan dalam satu paket: menggunakan advanced packaging. Sebelumnya, Intel Xeon Scalable Generasi ke-3 dengan codename Intel Ice Lake, tidak seperti itu.
Intel via Tom Rucker (Vice President, Technology Development, Director of Assembly and Test Technology Development Integration, Intel; bawah), Mark Gardner (Senior Director of Foundry Advanced Packaging, Intel; atas kiri), dan Pooya Tadayon (Intel Fellow, Director of Assembly & Test Pathfinding, Intel) memaparkan perihal pentingnya advanced packaging dan apa saja yang ditawarkan dan akan ditawarkan Intel belum lama ini secara daring.
“Packaging memainkan suatu peran sangat penting dalam membolehkan komputasi untuk segala segmen dari ekosistem, dari komputer super dengan performa tinggi ke, dan pusat data ke komputasi pada edge dan seluruh hal-hal di antaranya yang menyimpan, mentransmisikan, dan bertindak pada data. Aneka metrik utama yang mendorong solusi teknologi adalah performa, scaling, dan biaya,” Ujar Tom Rucker (Vice President, Technology Development, Director of Assembly and Test Technology Development Integration, Intel). “Para metrik yang ditampilkan pada grafik ini [performa, biaya, scaling] plus lainnya mendorong transisi besar yang sedang berjalan untuk mengombinasikan beberapa die dalam satu paket yang disebut dengan advanced packaging,” tambahnya.
Seperti telah disebutkan, advanced packaging bisa memberikan performa, biaya, dan scaling yang lebih baik. Pada performa, prosesor dengan advanced packaging yang menggabungkan beberapa die dalam satu paket, interkoneksi antara para die yang berdekatan tersebut misalnya bisa berperforma lebih tinggi — setidaknya jaraknya lebih dekat — dibandingkan bila masing-masing die berada dalam paket tersendiri — interkoneksinya menjadi antara para paket prosesor. Dengan interkoneksi yang lebih cepat, data juga bisa dipindahkan lebih cepat dan meningkatkan performa.
Pada biaya, untuk jumlah core yang sama, prosesor dengan advanced packaging yang contohnya menggunakan empat die bisa membutuhkan biaya yang lebih sedikit dibandingkan prosesor yang menggunakan satu die. Pasalnya, pada prosesor yang menggunakan satu die, seluruh core terletak pada sebuah die tunggal alias monolitik sehingga lebih rumit pembuatannya dan peluang ada salah satu core yang rusak juga lebih besar. Membuat die yang berisikan 56 core tentunya lebih rumit dari membuat die yang berisikan 14 core. Peluang ada salah satu core yang rusak juga lebih besar dengan bertambahnya core. Bila ada satu core yang rusak pun, mengganti satu die berisikan 14 core sewajarnya lebih ekonomis dari mengganti satu die berisikan 56 core untuk tetap mendapatkan prosesor dengan 56 core.
Advanced packaging technology yang kini ditawarkan Intel.
Sementara, scaling, advanced packaging yang meletakkan beberapa die dalam satu paket lebih bisa menambah maupun mengurangi sumber daya yang ingin diletakkan pada suatu prosesor. Jumlah core misalnya, selain bisa diatur berdasarkan jumlah core yang terdapat pada suatu die, advanced packaging juga bisa mengaturnya berdasarkan jumlah die yang diletakkan dalam paket. Selain itu, dengan menggabungkan beberapa die, jumlah core yang dimiliki suatu prosesor dengan advanced packaging bisa lebih banyak dari yang hanya menggunakan satu die.
Tak ketinggalan, Intel menekankan pula bahwa dengan bertransisi ke advanced packaging, Intel juga bertransisi dari SoC (system on a chip) ke SiP (system in a package). Intel menyebutkan bahwa dibandingkan SoC, SiP lebih fleksibel karena bisa menggabungkan die dari Intel maupun dari non-Intel, serta antara produk yang satu dengan yang lain bisa yang diganti hanya die tertentu. Disebut Intel dengan tile — chiplet oleh sejumlah pihak lain, dengan advanced packaging dus SiP, Intel contohnya bisa menggabungkan tile CPU dari Intel dan tile GPU yang diproduksi pihak lain. Begitu pula dengan menggunakan tile tertentu dari produk sebelumnya pada produk terkini, seperti hanya memanfaatkan tile CPU baru dan tetap memanfaatkan tile lain yang lama. Sejalan dengan yang terakhir, technology node baru yang lebih mahal pun bisa dipakai untuk tile tertentu saja; misalnya tile CPU yang baru tadi saja.
Dua advanced packaging technology yang dikedepankan Intel pada kesempatan ini adalah Intel EMIB (embedded multi-die interconnect bridge) dan Intel Foveros. Sebagai advanced packaging technology, Intel EMIB adalah yang 2,5D, sedangkan Intel Foveros adalah yang 3D. Sama-sama membantu menggabungkan dua atau lebih die yang diletakkan berdekatan satu sama lain, Intel EMIB menjadi jembatan alias interkoneksi yang menghubungkan para die tersebut. Sementara, pada Intel Foveros, para die dimaksud akan diletakkan di atas base die dan base die ini yang menjadi jembatan yang menghubungkan mereka.
Intel Foveros, berhubung ada die yang diletakkan di atas base die, disebut 3D. Intel EMIB posisinya memang juga di bawah dari die, tapi lebih merupakan jembatan dan bukan die plus bukan sepenuhnya sebagai basis untuk menopang, sehingga disebut 2,5D (antara 2D dan 3D, belum 3D). Lagi pula, base die pada Intel Foveros bisa merupakan die aktif — mengandung rangkaian aktif. Tidak demikian halnya dengan Intel EMIB. Lebih jelasnya mengenai Intel EMIB dan Intel Foveros bisa dilihat pada video Intel di bawah ini.
Intel EMIB, seperti sudah disampaikan, antara lain sudah dipakai pada Intel Xeon Scalable Generasi ke-4 dengan codename Intel Sapphire Rapids yang baru saja meluncur. Adapun Intel Foveros telah dipakai pada Intel Core processors with Intel Hybrid Technology dengan codename Intel Lakefield yang meluncur pada tahun 2020 lalu. Namun, prosesor Intel dengan codename Intel Meteor Lake yang akan meluncur pada semester kedua tahun 2023 ini juga disebutkan memakai Intel Foveros. Ke depannya Intel pun memastikan akan menghadirkan Intel EMIB dan Intel Foveros yang ditingkatkan. Intel menyebutkan akan menghadirkan Intel EMIB dan Intel Foveros antara lain dengan bump pitch yang lebih kecil lagi.
Pada Intel Xeon Scalable Generasi ke-4, Intel EMIB yang dipakai memiliki bump pitch berukuran 55 µm. Ke depannya, Intel akan menghadirkan EMIB dengan bump pitch berukuran 45 µm dan berikutnya 36 µm. Intel juga akan menghadirkan EMIB dengan TSV (through-silicon via), baik untuk yang 45 µm maupun 36 µm. Sementara, untuk Intel Foveros, pada Intel Core processors with Intel Hybrid Technology yang dipakai adalah Intel Foveros dengan bump pitch berukuran 50 µm dan pada Intel Meteor Lake yang dipakai adalah yang 36 µm. Ke depannya, Intel akan menghadirkan Intel Foveros dengan bump pitch berukuran 25 µm. Selain itu, terdapat pula Intel Foveros Direct yang memiliki bump pitch sebesar < 10 µm. Bump pitch yang lebih kecil memungkinkan lajur koneksi yang lebih banyak untuk luas yang sama berhubung lebih rapat jaraknya.
Roadmap dari packaging technology Intel, termasuk advanced packaging technology-nya sampai 2026.
Tak hanya bisa digunakan secara terpisah, Intel juga bisa memanfaatkan EMIB dan Foveros secara bersamaan. Intel Data Center GPU Max Series dengan codename Intel Ponte Vecchio yang menenagai komputer super Aurora di Argonne National Laboratory milik U.S. Department of Energy memanfaatkan Intel EMIB dan Intel Foveros. Intel Data Center GPU Max Series memakai kedua advanced packaging technology ini untuk menggabungkan sejumlah 47 tile. Intel Data Center GPU Max Series yang akan mulai tersedia secara umum pada tahun 2023 ini secara spesifik memakai Intel EMIB dengan bump pitch berukuran 55 µm dan Intel Foveros dengan bump pitch berukuran 36 µm.
Intel pun memastikan bahwa para klien yang akan menggunakan foundry-nya dalam membuat prosesor dan sejenisnya akan bisa memanfaatkan aneka advanced packaging technology yang dikemukakannya tersebut. Intel belakangan memang telah membuka dirinya untuk membuat prosesor pihak lain dan sejenisnya via IFS (Intel Foundry Services). Pada masa yang lampau, Intel hanya membuat prosesor Intel maupun cip Intel lainnya saja.